|
|
|
|
|
Potente herramienta para automatizar la creación de bancos de pruebas en VHDL. Soporta patrones complejos y repeticiones para describir pruebas. Modular y flexible: se puede introducir cualquier variable, no sólo señales. Previsualización del diagrama. El simulador muestra las descripciones mientras se realizan las pruebas.
|
Costo: $120.00 US
|
|
Tamaño: 216 K
|
|
|
|
|
|
|
Programas relacionados:
|
|
|
|
|
|
|
|
|
